芯片底部焊接不良失效分析
文章来源:腾昕检测
No.1 案例背景
当芯片底部出现焊接不良的问题时,我们可以怎么进行失效分析呢?
本篇案例运用X-ray检测——断面检测——焊锡高度检测——SEM检测的方法,推断出芯片底部出现焊接不良的失效原因,并据此给出改善建议。
No.2 分析过程
X-ray检测
说明
对样品进行X-ray检测,存在锡少、疑似虚焊不良的现象。
断面检测
#样品断面检测研磨示意图
位置1
位置2
位置3
说明
样品进行断面检测,底部存在锡少,虚焊的现象。且芯片底部焊锡与PCB焊锡未完全融合。
焊锡高度检测
引脚焊锡高度0.014mm
芯片底部焊锡高度0.106mm
说明
芯片引脚位置焊锡高度0.014mm,芯片未浮起,芯片底部高度为0.106mm,锡膏高度要大于芯片底部高度才能保证焊接完好。
SEM检测
说明
对底部焊接的位置进行SEM检测,芯片与PCB之间焊锡有缝隙,焊锡未完全融合,IMC致密性差,高度5μm左右。
No.3 分析结果
通过X-ray、断面分析以及SEM分析,判断引起芯片底部焊接失效的原因主要有——
① 芯片底部存在锡少及疑似虚焊不良的现象;
② 芯片底部焊锡与PCB焊锡未完全融合的现象。而且,芯片焊接未浮起,芯片底部高度仅为0.106mm。只有当锡膏高度大于芯片底部高度时,才能保证焊接完好;
③ 芯片与PCB之间焊锡有缝隙,焊锡未完全融合,IMC致密性差,高度4-5μm左右;
根据以上综合分析,造成芯片底部焊接虚焊的原因推测为:
1. 锡膏厚度不足导致底部焊接虚焊;
2.焊接时热量不足导致焊锡液相时间不足。
No.4 改善方案
1. 建议实际测量锡膏高度(L)与芯片底部高度(A1)后进行调整;
2. 建议根据实际测量情况,适当调整芯片底部焊锡液相时间。
版权声明:
《一步步新技术》网站的一切内容及解释权皆归《一步步新技术》杂志社版权所有,转载请注明出处!
《一步步新技术》杂志社。