英特尔公司的联合创始人Gordon Moore有过一个非常有名的预言，即芯片上的晶体管数量每一到两年就会增加一倍。这就是众所周知的摩尔定律，由于芯片晶体管布局小型化技术的发展，这一预测到目前为止依然有效。但是，随着技术的进步达到极限，以及使用极紫外（EUV）光刻系统等这些昂贵设备的成本在不断上升，摩尔定律可能不再有效。与此同时，不断改进的半导体技术的市场需求仍然很庞大。既要弥补这一技术进步方面的差距，又要满足半导体市场的需求，已经出现解决这个问题的方案：采用先进的半导体封装技术。虽然先进封装是高度复杂、涉及广泛的混合技术，但互连技术仍然是这种封装技术的核心。本文重点介绍封装技术是怎样发展起来的，以及SK海力士公司（SK hynix）最近在推动这个领域进步所付出的努力和取得的成就。

互连技术在先进封装中的重要性

首先，互连技术在封装中是关键且是必不可少的部分，这一点非常重要。芯片通过封装技术实现相互连接，以接收电力、交换信号，以及最终运行芯片的各个功能。由于半导体产品的速度、密度和功能会因互连方式的不同而发生变化，因此，先进封装中芯片之间的各种互连方法也在不断变化和发展。

不仅要开发出各种不同的工艺在晶圆中实现精密的图案布置外，还要全面推动封装工艺中互连技术的进步。因此，已经开发出以下四种类型的互连技术：引线键合，加装芯片键合，硅穿孔（TSV）键合1，以及芯片组混合键合2。

1、硅穿孔键合 (TSV）：这类垂直互连（通孔）技术，所有的互连通道全部穿过硅晶片或晶圆，实现硅晶片堆叠。

2、芯片组技术：这种技术把由一个芯片完成的功能（比如控制器与高速存储器）拆分给执行不同功能的独立芯片，然后作为独立的晶圆生产出来，最后在封装工艺中再把它们连接起来。

图1。各种不同互连方法的技术规格表。（这些技术规格是来自主流产品的例子，这些产品分别使用不同的互连技术。)

3、混合键合不采用上面图1中产品的规格。图1中所列出的技术规格只是估计值。

引线键合

引线键合是最早研制出来的互连方法。在通常情况中，引线键合使用具有良好导电属性的材料，例如金、银和铜，作为连接芯片和基板的导线。这是经济效益最高而且是最可靠的互连方法，但由于其电气路径较长，不适合需要高速运行的新型设备。因此，这种方法只在一些移动设备的DRAM和NAND芯片上使用，这些芯片不需要高速运行。

加装芯片键合

加装芯片键合克服了引线键合的缺点。其电气路径的长度是引线键合的十分之几，适合高速运行的要求。进行晶圆级加工时，形成芯片级加装芯片键合的良率也要比引线键合的更高。因此，在CPU、GPU和高速DRAM芯片的封装中广泛使用这种方法。此外，由于可以在芯片的整个侧面形成凸点，因此，和引线键合相比，这种互连可以有更多的输入和输出（I/O），数据处理速度可能更快。不过，加装芯片键合也有它自身的缺点。首先，这种互连很难进行多芯片堆叠，这对需要高密度的存储产品是很不利的。其次，和引线键合相比，虽然加装芯片键合能连接更多的I/O，但它的凸点间距3和有机PCB的间距对芯片连接更多的I/O起妨碍作用。为了克服这些限制，TSV 焊接技术应运而生。

硅穿孔（TSV）键合

TSV键合没有使用传统的芯片连接方法，即芯片到芯片的导线连接，而是通过在芯片上垂直钻孔，在孔中填充导电材料（例如金属）来连接芯片。使用TSV的晶圆制作完成后，通过封装在晶圆的上下两侧形成微凸点，然后再实现芯片的互相连接。由于TSV允许凸点垂直连接，因此可以进行多个芯片的堆叠。刚开始，使用TSV键合可以堆叠四层芯片，后来增加到八层芯片。最近，出现了一种技术，使12层芯片堆叠成为可能，在2023年4月，SK海力士公司研制出它的12层芯片HBM3。尽管利用TSV的加装芯片键合方法通常使用热压缩基的非导电膜（TC-NCF），但SK海力士使用MR-MUF4工艺，这个工艺可以减少堆叠造成的压力并实现芯片的自动对准5。这些特点使SK海力士能够开发出世界上第一个12层HBM3。

4、批量回流模制底部填充材料（MR-MUF)：这个工艺是在堆叠半导体芯片之后，把液状保护材料注入芯片之间的空隙，然后使这些底部填充材料硬化以保护芯片和周围的电路。与每堆叠一层芯片后就要用薄膜材料覆盖芯片的工艺相比，MR-MUF工艺是一种更有效的工艺而且散热效果也更好。

5、自动对正：在进行MR-MUF工艺期间，通过批量回流把芯片重新定位到它的正确位置上。在进行这个工艺时，芯片会被加热，使加热区域的凸点在正确的位置熔融，然后硬化。

图2，SK海力士公司在2023年4月首次研制出12层芯片HBM3。

如上所述，引线键合、加装芯片键合和TSV键合在封装工艺各个不同的领域中都有各自的用途。不过，最近出现了一种新的互连技术，这个互连技术被称为铜与铜之间的直接键合，这是一种混合键合。

使用多个小芯片的混合键合

这里的“混合”一词是用来表示两种类型的界面键合6是同时形成的。这里的两种类型的界面键合指的是：两个氧化物界面之间的键合以及两个铜界面之间的键合，这两种类型的键合同时形成。这项技术不是什么新技术，在CMOS图像传感器的大规模生产中已经使用了好几年。但是，最近由于使用的芯片组越来越多，这项技术也得到了更多的关注。芯片组技术将单个芯片按功能分开，然后通过封装将它们重新连接起来，从而在单个芯片上实现多种功能。

6、界面键合：两个相互接触的物体的表面由于分子间的作用力而结合在一起的键合。

虽然芯片组在功能性方面的优势显而易见，但是，采用这种方法主要考虑的是经济效益。当所有的功能都在一块芯片上实现时，芯片的尺寸要增加，从而导致生产晶圆时的良率损失，这是不可避免的。此外，芯片的某些区域可能需要昂贵而复杂的技术，而其他区域则可以用更便宜的传统技术来完成。因此，由于芯片无法分离，制造工艺变得昂贵，即使只有一小块区域需要精细技术，也要在整个芯片上应用。而芯片组技术分解芯片功能的能力使芯片制造既可以使用先进的制造技术，也可以使用传统的制造技术，从而节省制造成本。

虽然芯片技术的概念已经存在了十多年，但由于没有开发出能够让这些芯片组实现互连的封装技术，芯片组技术并没有被广泛采用。但是，芯片对晶圆（CtoW）混合键合技术的最新进展显著加快了芯片组技术的推广应用。CtoW混合键合技术有几个优点。首先，它实现了无焊料键合，减少了键合层厚度，缩短了电气路径，降低了电阻。因此，封装中互连的多个小芯片可以在高速运行时不会有任何信号上的损耗，就像一个芯片一样。其次，通过铜与铜之间的直接键合，可以显著减少凸点上的间距。目前，使用焊锡时很难实现10微米（µm）或更小的凸点间距。但是，铜/铜的直接键合可以将凸点间距减小到1 微米以内，从而提高芯片设计中的灵活性。然而，铜与铜直接键合可将间距减小到 1 微米以下，从而提高了芯片设计的灵活性。第三，它提供了先进的散热功能，这一封装特性在未来的重要性将与日俱增。最后，上面提到的键合层很薄和凸点间距很小会影响封装的外形尺寸，可以大幅度缩小封装的尺寸。

不过，和其他的键合技术一样，混合键合仍然也会面临一些挑战。为了确保质量良好，需要在纳米级上改进对颗粒尺寸的控制，而控制键合层的平整度仍然是使用混合键合技术的主要障碍之一。此外，SK海力士公司计划使用最先进的封装解决方案来开发混合键合技术，以便将其应用到未来的 HBM 产品中。

用SK海力士混合键合技术推进封装技术

目前SK海力士公司正在研制一种混合键合技术，该公司将在即将推出的高密度、高堆叠HBM产品中使用这项技术。此前，SK海力士公司已经在2022年使用混合键合技术为HBM2E产品成功堆叠8层芯片，并且完成电气测试，确保混合键合电路的基本可靠性。这是一项重大成就，因为迄今为止，绝大多数的混合键合都是通过单层键合或两个芯片面对面堆叠实现的。在HBM2E中，SK海力士成功堆叠了一个基本芯片和八个DRAM芯片。

混合键合是目前封装行业最受重视的键合技术。集成设备制造商、代工厂和任何能够生产先进封装的公司都在关注混合键合技术。综上所述，尽管这种技术具有诸多优势，但它仍然有很长的路要走。通过自己领先的HBM技术，SK海力士公司将开发混合键合之外的各种封装技术，以帮助封装技术和平台解决方案达到前所未有的高度。